vivado里那些看不懂的原语
遇到一段代码 GLOBAL sw_clk(.in (SWCLK),.out (swck)); 是Intel风格的，可以用xilinx的BUFG进行替代 // BUFG 分配时钟专用资源，指定信号走专门的时钟布线 修改为 BUFG sw_clk(.I (SWCLK),.O (swck)); 布线时候报错 [Place 30-574] Poor placement for routing
verilog行为级建模（1）
verilog行为级建模（behavioral model） Verilog HDL的抽象层级 行为级（behavioral） ，更高层级的对逻辑的行为进行建模；RTL级 逻辑在寄存器级（register level）进行建模；结构级（structural） 逻辑在
Xinlix原语OSERDESE2的使用和仿真
1、介绍 随着电子行业技术的发展，特别是在传输接口的发展上，IEEE1284被USB接口取代，PATA被SATA取代，PCI被 PCI-Express 所取代，无一不证明了传统并行接口的速度已经达到一个瓶颈了，取而代之的是速度更快的串行接口，于是原本